メールマガジン 6月
今回のお題は『半導体の3次元実装』についてです。
当社が事業を展開している半導体業界では、最先端技術の開発競争が国家レベルで行われています。次世代通信システム（ポスト5G）や人工知能（AI）の進展を支えるためにはより高性能な半導体製品が必要となります。半導体製品の高機能化・高速化・低消費電力化には微細化技術が必須で、現在の最先端は2ナノレベル（1 ナノメートル = 0.000000001 メートル）とされていますが、この微細化が限界に来ていると言われます。
そこで、発想の転換ではありませんが、従来、平面的に構成されていたLSI（大規模集積回路）を縦に積上げるという３次元実装という技術がクローズアップされてきています。従来のLSIでは、メモリー、演算回路、制御回路などさまざまな回路ブロックを平面的に接続してひとつのLSIとしていますが、回路規模が大きくなるほどチップ面積が増加し、回路ブロック間の配線も長くなり、データの遅延や電力消費が問題となってきました。
３次元LSIはそれぞれの回路ブロックを別々に切り離し、それを重ねて回路ブロック間をチップで貫通させた配線〔TSV（Through Silicon Via）〕で接続する構造をもったLSIとなります。３次元LSIは非常に有効な技術であり、回路ブロック間の配線の長さが短くなることで、平面的なLSIよりも一桁、二桁違う処理速度が可能となるといわれています。
もっとも、3次元LSIを実現するためには、関連する技術をいくつも完成させなければなりません。上述のTSVひとつとっても、一筋縄ではいきません。積み重ねられた複数のシリコン製半導体チップ同士の接続をこの貫通電極で行うのですから、いかに微細なホールを正確に多数あけるか。基材やホールをあけるための道具（技術）も開発しなければなりません。また、一般的にはあまり聞きなれないインターポーザ―技術も重要です。インターポーザとはラテン語の「間に挟む」という語句が由来とのことですが、実装業界においては、複数の半導体チップと基板を垂直に積み重ねて、ひとつのパッケージに収める時に使われる中継部材のことを指します。より効率的なインターポーザ―の開発にも大手各社が多くの開発リソースを投入しています。
今までと異なる発想の製品を実現するためには、途方もない関連技術の開発が欠かせませんが、従来の製品を破壊的に更新するイノベーションはこういう地道な開発によりもたらされると思います。
当社は半導体製品の後工程＝実装を主たる事業のひとつとしています。3次元実装への取り組みはハードルが高いものではありますが、基礎技術をひとつひとつ獲得し、今後も半導体業界の発展に貢献していと考えております。
信州では春になると梅、桜、木蓮、水仙などがほとんど同時に咲き始めます。冬の寒さが厳しいだけにこの季節が待ち遠しく感じられます。春の花が咲き始めると、ほどなく青葉の季節となります。近隣の山々の緑の濃淡はとてもきれいです。諏訪エリアの経済環境はいまだ厳しいものがありますが、初夏の訪れとともに回復していくことを期待したいと思っております。
（Ｔ）
